(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-334996

(43)公開日 平成7年(1995)12月22日

(51)Int.Cl.⁴

識別記号

庁内整理番号

FΙ

技術表示箇所

G11C 17/18

G11C 17/00

306 A

審査請求 未請求 請求項の数3 FD (全 10 頁)

(21)出願番号

特願平6-147108

(22)出願日

平成6年(1994)6月6日

(71)出願人 000004075

ヤマハ株式会社

静岡県浜松市中沢町10番1号

(72)発明者 関本 康彦

静岡県浜松市中沢町10番1号 ヤマハ株式

会社内


(74)代理人 弁理士 伊丹 勝

(54)【発明の名称】 半導体記憶装置

(57)【要約】

【目的】 高速性能と耐ノイズ性向上を図ったROMを提供する。

【構成】 メモリアレイ101はデータがマスクプログラムされる。アドレスパッファ104は、クロック同期によりアドレスデータを時分割で取り込む2系統のアドレスラッチ111a, 111bとそのラッチデータを選択して出力するセレクタ112により構成される。データセンス回路105は、クロック同期によりデータセンスとラッチを時分割で行う2系統のセンスアンプ113a, 113bと、そのラッチデータを選択して出力するセレクタ114により構成される。クロック生成回路107は、これらのアドレスパッファ104及びデータセンス回路105に時分割動作を行わせるための同期クロック信号を生成する。



【特許請求の範囲】

【請求項1】 データが不揮発に記憶されるメモリアレ **イと、**

このメモリアレイのデータを選択するアドレスを取り込 むクロック同期式のアドレスパッファと、

前記メモリアレイの選択されたデータを読み出すクロッ ク同期式のデータセンス回路と、

前記アドレスパッファ及びデータセンス回路内をそれぞ れ時分割動作させるための同期クロックを生成するクロ ック生成回路とを有することを特徴とする半導体記憶装 10

【請求項2】 前記アドレスパッファは、入力端子が共 通接続されて時分割でアドレス取り込みを行う複数のア ドレスラッチを有することを特徴とする請求項1記載の 半導体記憶装置。

【請求項3】 前記データセンス回路は、入力端子が共 通接続されて時分割でピット線データ統出しを行う複数 のセンスアンプを有することを特徴とする請求項1記載 の半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、半導体記憶装置に係 り、特にデータがマスクプログラム等により不揮発に記 憶される読出し専用メモリ (ROM) に関する。

[0002]

【従来の技術】レーザプリンタや楽器の音色用のマスク ROMは、近年ますます大容量化している。マスクRO Mのデータ書込み方式は、大きく分けて、メモリ素子と 配線を接続させるか否かを選択する方式と、メモリトラ ンジスタのしきい値を選択的に変位させる方式とがあ る。後者には、ゲート酸化膜厚を選択的に変えることに よりしきい値電圧を変位させる方式や、選択的なチャネ ルイオン注入によりメモリトランジスタのしきい値を変 位させる方式がある。

. 【0003】従来のマスクROMの構成は、図13に示 すように、マスクによりデータ書込みがなされるメモリ アレイ、外部からのアドレスを取り込むアドレスバッフ ァ、取り込まれたアドレスをデコードして選択されたデ ータを読み出すためのロウデコーダ及びカラムデコー ダ、メモリアレイからのデータを検知するセンスアン 40 プ、及びデータ出力回路により構成される。

【0004】マスクROMは、大容量化に伴って、高速 性能を実現することが難しくなっている。このことを、 図1.4の読出し動作タイミング図を用いて説明する。図 14は、図13のマスクROMにおいて、アドレスAD が、1,0,1,0と変化し、これに対する出力データ D 0 の期待値が 1, 0, 1, 0 であるとしたときの、各 部の信号遅延の様子を示している。入力されたアドレス ADはアドレスパッファで r 1 だけ遅れ、更にロウデコ

供給される。メモリアレイからの出力データはセンスア ンプで τ 3遅れて出力され、更に出力回路で τ 4遅れて 出力される。従ってこのマスクROMのアクセスタイム は、 τ1+τ2+τ3+τ4であり、アドレスのサイク ルタイムはこれより短くすることはできない。

【0005】また大容量マスクROMは、素子及び配線 の微細化により大容量化しているため、ノイズによる誤 動作も発生し易い。例えば、アドレスパッファ部に、図 15に示すようなクロックドインパータを用いたラッチ 回路を用いた場合について説明する。このアドレスラッ チ回路は、アドレス入力ADをクロックCKの立上がり タイミングで読み込み、立下がりタイミングで保持す る。クロックCKがHレベルの間はスルー状態にあるの で、この間にノイズが発生すると誤動作につながるおそ れがある。

【0006】その誤動作の例を具体的に図16、図17 を用いて説明する。クロックCKがHレベルの間、アド レスラッチの出力により内部回路が駆動されて大電流が 流れると、図16に示したように、接地線VSSにはヒゲ 20 状のノイズ (グランドパウンス) が発生する。いま、図 17に示すように、アドレス入力ADのH、Lレベル が、それぞれアドレスラッチを構成するクロックドイン パータのHレベル認識の最低電圧VII、Lレベル認識の 最高電圧VILのぎりぎりのところに設定されていたとす る。 そうすると、前述のグランドバウンスが発生したと き、これによりクロックドインパータのVIIIが実質的に 持ち上がるから、アドレスラッチのHレベル出力はこの 瞬間、図16に示すように中間レベルまで低下する。 こ の出力レベル低下は内部回路にとってノイズとなるか ら、誤動作の原因となる。

[0007]

【発明が解決しようとする課題】以上のように従来のR OMは、大容量化に伴って、一層の高速化が難しくな り、またノイズによる誤動作が発生し易くなっていると いう問題があった。この発明は上記の点に鑑みなされた もので、高速性能と耐ノイズ性向上を図ったROMを提 供することを目的としている。

[8000]

【課題を解決するための手段】この発明に係るマスクR OMは、データが不揮発に記憶されるメモリアレイと、 このメモリアレイのデータを選択するアドレスを取り込 むクロック同期式のアドレスパッファと、前記メモリア レイの選択されたデータを読み出すクロック同期式のデ ータセンス回路と、前記アドレスパッファ及びデータセ ンス回路内をそれぞれ時分割動作させるための同期クロ ックを生成するクロック生成回路とを有することを特徴 としている。この発明において好ましくは、アドレスバ ッファが、入力端子が共通接続されて時分割でアドレス 取り込みを行う複数のアドレスラッチを有することを特 ーダ σ τ 2だけ遅れて、メモリアレイにデコード信号が 50 徴としている。またこの発明において好ましくは、デー

ND型メモリセルを用いることもできる。

タセンス回路が、入力端子が共通接続されて時分割でビ ット線データ読出しを行う複数のセンスアンプを有する ことを特徴としている。

[0009]

【作用】この発明によるROMは、アドレスパッファ及 びデータセンス回路が例えば2系統に分けられて、これ らが時分割で動作するようにクロック同期制御がされ る。この様なクロック同期による時分割動作をさせる と、あるクロックサイクルで取り込まれたアドレスによ り指定されたデータ読出しを行っている間に、次のアド レスの取り込み動作ができる。そうすると、複数サイク ルに着目したとき、サイクルタイムが一部オーパーラッ プレた状態でのデータ読出しが行われることになる。従 ってこの発明によれば、あるアドレスが入ってからこれ により指定されたデータが読み出されるまでの時間 (通 常サイクルタイムと呼ばれる)が従来と同じであったと しても、実質的にサイクルタイムが短縮されたと等価に なる。また、アドレスパッファを2系統のクロック同期 式アドレスラッチで構成すると、一方がアドレス読み込 みを行っている間、他方をラッチ(ホールド)状態とし 20 て、ホールド状態にあるアドレスラッチ側からの出力の みを選択して取り出すことができる。これにより、従来 のようなスルー状態をなくして、ノイズによる誤動作を 防止することができる。

[0010]

【実施例】以下、図面を参照して、この発明の実施例を 説明する。図1は、この発明の一実施例に係るマスクR OMのプロック構成である。このマスクROMは、マス クプログラムによりデータが不揮発に記憶されるメモリ アレイ101、このメモリアレイ101のワード線選択 30 を行うロウデコーダ102、ピット線選択を行うカラム デコーダ103、外部から供給されるアドレスA0, …, Ak, …Am を取り込むアドレスパッファ104 (1040, …, 104k, …, 104m)、メモリア レイ101のピット線データを読み出すデータセンス回 路105(1050 , …, 105m)、データセンス回 路105で読み出されたデータを外部出力端子に取り出 す出力回路106 (1060, ···, 106n) を有す る。

【0011】メモリアレイ101は例えば、図2に等価 40 回路を示したように、nチャネルMOSトランジスタM ijからなるNOR型メモリセルを用いて構成されてい る。各メモリトランジスタMijは、マスクプログラムに よって、ワード線WLにHレベル信号が入ってもオンし ないようにしきい値を充分高くした状態 (データ "0") か、ワード線WLにHレベル信号が入ったとき にオンするように所定のしきい値に設定された状態 (デ ータ"1") のいずれかに設定される。マスクプログラ ムの具体的な方式は、従来より公知のものでよい。また 図2では、NOR型のメモリセルを示しているが、NA 50 りタイミングで2系統のセンスアンプ113a, 113

【0012】アドレスパッファ104は、クロック同期 式であって、各アドレス端子毎に、入力を共通接続した 2系統のアドレスラッチ111a, 111bを有する。 これらアドレスラッチ111a,111bは、後に詳細 を説明するが、クロック制御によって時分割で交互にア ドレス取り込みを行う。アドレスラッチ111a, 11 1 bに取り込まれたアドレスは、セレクタ112により 選択されて、ロウデコーダ112及びカラムデコーダ1 03に供給される。

【0013】アドレスパッファ104が2系統に分けら れていることに対応して、データセンス回路105も選 択ピット線に入力が共通接続される2系統のクロック同 期式センスアンプ113a, 113bを有する。これら 2系統のセンスアンプ113a, 113bもクロック制 御によって時分割で交互にデータ読出しを行う。センス アンプ113a, 113bで読み出されたデータは、セ レクタ114により選択されて、出力回路106に送ら れる。

【0014】以上のアドレスパッファ104及びデータ センス回路105を時分割で動作させるために、基準ク ロックCKに基づいて各種同期クロックを生成するクロ ック生成回路107が設けられている。

【0015】この実施例によるマスクROMのデータ説 出し動作を、図3を参照して説明する。クロック生成回 路107から得られる各種同期クロックとこれによる各 部の詳細な動作については後述するものとし、ここでは 基準クロックCKとの関係でアドレスの取り込み動作と データ読出し動作の概略を、各回路要素の内部遅延を無 視して示している。図示のように、基準クロックCKに 同期してアドレス信号A0 が「1, 1, 0, 0, 1, 1, …」と入力されたとする。またこれらのアドレスA 0 に対する出力データD0 の期待値が「1, 0, 1, 1, 0, …」であるとする。図ではクロックサイクルを ①, ②, ③, …で示している。

【0016】図示のようにアドレスデータは、クロック CKの立下がりタイミングで2系統のアドレスラッチ1 11a, 111bに交互に時分割で取り込まれる。即ち 第1系統のアドレスラッチ111aは、奇数サイクル ①、③、⑤、…のアドレスを取り込み、第2系統のアド レスラッチ111bは偶数サイクル②、④、…のアドレ スを取り込む。これら2系統のアドレスラッチ111 a、111bに取り込まれたアドレスは、クロックCK の立上がりタイミングで切替え動作するセレクタ112 により交互に選択されて取り出される。こうしてセレク タ112により取り出されたアドレスにより、メモリア レイ101のワード線選択及びピット線選択がなされ

【0017】ビット線データは、クロックCKの立上が

-987-

6

bにより交互に時分割で読み出される。即ち、第1系統 のセンスアンプ113 aは、サイクル②内のクロック立 上がりタイミングでサイクル①のデータを検知増幅し、 サイクル③ではこれを保持する。また、サイクル④内の クロック立上がりタイミングでサイクル③のデータを検 知増幅し、サイクル⑤ではこれを保持する。第2系統の センスアンプ113bは、サイクル3内のクロック立上 がりタイミングでサイクル②のデータを検知増幅し、サ イクル④ではこれを保持する。また、サイクル⑤内のク ロック立上がりタイミングでサイクル④のデータを検知 10 増幅し、サイクル®ではこれを保持する。そしてこれら 2系統のセンスアンプ113a, 113bにより検知さ れたデータは、クロックCKの立上がりタイミングで切 替え動作するセレクタ114により交互に選択されて取 り出される。

【0018】以上のようにして、データ出力端子には、 サイクル③でサイクル①のデータが出力され、サイクル ④でサイクル②のデータが出力されるというように、ク ロックの2サイクル前のデータが得られる。そしてこの イクル①のデータが出力されている時には、既に次のサ イクル②のデータが第2系統のセンスアンプ113bに より読み出されるという動作が行われる。具体的に従来 の図14に示す各部遅延時間との関係で説明すれば、こ の実施例においては、アドレスバッファ104では、1 サイクルがτ1以上、ロウデコーダ102, カラムデコ ーダ103、メモリアレイ101及びセンス回路105 からなるコア回路部では1サイクルが τ 2+ τ 3以上、 出力回路106では1サイクルがて4以上であれば、支 障なくデータ読出しができる。したがつてこの実施例に よれば、2系統の回路の時分割動作によって、データ読 出し動作を一部オーバーラップさせることにより、実質 的なサイクルタイムの短縮ができる。

【0019】図4は、2系統のアドレスラッチ111 a, 111bとセレクタ112からなるアドレスパッフ ァ104の具体的な構成例である。第1系統のアドレス ラッチ111aは、アドレスをクロック同期により反転 して取り込むクロックドCMOSインパータ301と、 そのアドレスデータを保持するためのCMOSインパー タ302とクロックドCMOSインパータ303が逆並 列接続されたラッチ回路とから構成されている。クロッ クドCMOSインパータ301と303とは、互いに補 のクロック信号ACK、/ACKにより制御される。第 2系統のアドレスラッチ111bも同様の構成である。 但し第2系統のクロックドCMOSインパータ301と 303は、第1系統とは位相がずれた互いに補のクロッ ク信号BCK、/BCKにより制御される。

【0020】セレクタ112は、2系統のアドレスラッ チ111a, 111bのデータを交互に切替えて取り出

り出されたデータを送り出すためのパッファ用CMOS インパータ306とにより構成されている。二つのクロ ックドCMOSインパータ304,305は、互いに補 のクロックB、Aにより制御される。

【0021】図5は、図4のアドレスパッファ104の 同期制御に必要な各種クロック信号を生成するクロック 生成回路107の具体的な構成例である。図示のよう に、基準クロックCKが入力されるTタイプフリップフ ロップ401と、その二つの出カQ、/Qと基準クロッ クCKの論理積をとるANDゲート402, 403、及 びこれらの出力を反転するインパータ404,405に より構成される。

【0022】フリップフロップ401の二つの出力Q。 **/Qは、基準クロックを1/2分周した信号であり、そ** のまま図4のセレクタ112を制御する相補クロック信 号A、Bとなる。また出力Qと基準クロックCKの積を とるANDゲート403の出力から、第1系統のアドレ スラッチ111aを制御する相補クロック信号ACK, /ACKが得られ、出力/Qと基準クロックCKの積を 場合、第1系統のセンスアンプ113aに保持されたサ 20 とるANDゲート402の出力から、第2系統のアドレ スラッチ111bを制御する相補クロック信号BCK, /BCKが得られる。これらの各種クロック信号の基準 クロックCKとの関係は図7に示すようになる。

> 【0023】図4のように構成されたアドレスパッファ の動作を、図7のタイミング図を用いて説明する。図7 は、先の図3の例と同様に、基準クロックCKに同期し てアドレス信号A0 が「1, 1, 0, 0, 1, 1, …」 と入力された場合の動作タイミングを示している。クロ ックサイクル①のアドレスは、クロック信号ACKがH レベルになると第1系統のアドレスラッチ111a側の クロックドインパータ301がオンして、反転されてノ ードNaに転送される。この第1系統のアドレスラッチ 111aに取り込まれたデータは、クロック信号/AC KがHレベルになることによりラッチ保持される。

> 【0024】次のクロックサイクル②のアドレスは、ク ロック信号BCKのHレベルで第2系統のアドレスラッ チ111bのノードNbに取り込まれ、クロック信号/ BCKがHレベルになることで保持される。以下同様に して、アドレスデータは順次、第1系統のアドレスラッ チ111aと第2系統のアドレスラッチ111bに交互 に振り分けられて保持される。

【0025】第1系統のアドレスラッチ111aに保持 されたサイクル①のアドレスデータは、クロック信号B がHレベルになると、セレクタ112のクロックドイン パータ304がオンして取り出される。第2系統のアド レスラッチ111bに保持されたサイクル②のアドレス データは、クロック信号AがHレベルになり、セレクタ 112のクロックドインパータ305がオンすることよ り取り出される。以下同様にして、第1系統のアドレス すクロックドCMOSインパータ304,305と、取 50 ラッチ111aと第2系統のアドレスラッチ111bに

交互に取り込まれたデータが、セレクタ112により交 互に選択されて出力されることになる。

【0026】以上のように時分割で動作する2系統のク ロック同期式アドレスラッチを用いてアドレスパッファ を構成することにより、マスクROMの耐ノイズ性が高 いものとなる。その理由を具体的に図8を用いて説明す る。図8は、従来例の図16に対応させてクロックによ るグランドパウンスの様子を含めた動作タイミングを示 している。図示のように基準クロックCKに同期して、 接地線VSSには従来と同様にグランドパウンスが発生す 10 る。アドレスラッチ111a, 111bのノードNa, Nbにはこのグランドパウンスによるノイズが出る。

【0027】しかし、ノードNaにノイズが出るタイミ ングでは、セレクタ112のクロックドインパータ30 4はオフである。そして、アドレスラッチ111aのク ロックドインパータ301がオフしてデータ保持状態に なってから、セレクタ112のクロックドインパータ3 04がオンになって、アドレスが送り出される。ノード N b についても同様である。従ってこの実施例では、ア ドレスパッファが従来のようにスルー状態になることは 20 なく、デコーダに送られるアドレスデータにグランドバ ウンスによるノイズが乗らない。

【0028】図6は、図1に示したデータセンス回路1 05の具体的構成例である。2系統のクロック同期式セ ンスアンプ113a, 113bの共通入力端子INは、 カラムデコーダ103により選択されるメモリアレイの ビット線BLにつながる。第1系統のセンスアンプ11 3 a は、選択されたメモリトランジスタMijが電流引き 込みを行うか否かを検出する電流検出型のプリセンス回 路60aと、その出力ノードA-SENの電圧を増幅す るカレントミラー型差動増幅器61 a と、このカレント ミラー型差動増幅器61aの出力をノードA-SENに 正帰還するクロック同期式の正帰還回路62aとを有す る。差動増幅器61aとその出力を保持するための正帰 還回路62aとがデータラッチ機能を持つメインセンス 回路64aを構成している。

【0029】プリセンス回路60aは、ソースが電源に 接続されたプルアップ用PMOSトランジスタQP1とこ れに直列接続されたNMOSトランジスタQN1とから構 成され、NMOSトランジスタQNIのソースは、NMO 40 SトランジスタからなるトランスファゲートSWAを介 して入力端子INに接続されている。NMOSトランジ スタQN1のゲート・ソース間には、データ検知時のノー ドA-SENのレベル変化を所定範囲に抑えるための負 帰還回路を構成するインパータ 11 が挿入されている。 カレントミラー型差動増幅器61aは、P.MOSトラン ジスタQP4、QP5からなる能動負荷と、NMOSトラン ジスタQN4, QN5からなるドライバとにより構成されて いる。

ドA-SENを充分にHレベルまたはLレベルに保つた めのもので、ノードA-SENと電源VDDの間に直列接 統されたPMOSトランジスタQP2、QP3と、ノードA -SENと接地VSS間に直列接続されたNMOSトラン ジスタQN2, QN3とを有する。NMOSトランジスタQ N3のゲートは基準クロックCKにより制御され、NMO SトランジスタQN2のゲートは、2段のインパータ14 **, I 5 からなるパッファを介してカレントミラー型差** 動増幅器61aの出力ノードA-OUTにより制御され る。PMOSトランジスタQP2のゲートは基準クロック CKの反転クロック/CKにより制御され、PMOSト ランジスタQP3のゲートは、2段のインパータ12, I 3 からなるパッファを介してカレントミラー型差動増幅 器61aの出力ノードA-OUTにより制御される。

【0031】第2系統のセンスアンプ113bも同様 に、プリセンス回路60bと、カレントミラー型差動増 幅器61b及び正帰遺回路62bからなるメインセンス 回路64bとを有する。その細部については、第1系統 のセンスアンプ113aと対応する部分に同じ符号を付 して詳細な説明は省く。第2系統のセンスアンプ113 b側のトランスファゲートSWBは、第1系統のセンス アンプ113aのトランスファゲートSWAとは逆相の クロック信号Bにより制御される。

【0032】これら2系統のセンスアンプ113a, 1 13bの差動増幅器61a, 61bの出力ノードA-O UT, B-OUTは、それぞれインパータ 16 を介して セレクタ114につながる。セレクタ114は、2系統 のセンスアンプ113a, 113bの出力を切替えて取 り出すためのクロックドインパータ63a、63bによ り構成されている。これらのクロックドインパータ63 a, 63bは互いに逆相のクロック信号B, Aにより制 御されて、2系統のセンスアンプ113a, 113bの 出力を時分割で交互に取り出すようになっている。

【0033】この様に構成されたセンス回路の動作を図 9を参照して説明する。 図9は、クロックサイクルに従 ってデータ期待値が「1, 1, 0, 0, 1, 1, …」と なる場合の動作タイミングを示している。 サイクル①で は、クロック信号AがHレベル、クロック信号BがLレ ペルである。このとき、第1系統側のトランスファゲー トSWAがオン、第2系統側のトランスファゲートSW Bがオフであり、選択されたメモリアレイのピット線デ ータは第1系統のセンスアンプ113aにのみ転送され る。いまの場合、サイクル①のデータは"1"でメモリ トランジスタMijが電流引き込みを行うとすると、プリ センス回路60aの出力ノードA-SENがLレベルに なり、従ってカレントミラー型差動増幅器61aの出力 ノードA-OUTはHレベルになる。これにより二つの 帰還信号FBP、FBN共にHレベルになる。

【0034】但し、サイクル①のクロックCKがLレベ 【0030】正帰還回路62aは、データ保持時にノー *50* ルの間は、正帰還回路62aのPMOSトランジスタQ P2、NMOSトランジスタQN3共にオフであり、帰還ル ープは形成されない。サイクル①の後半でクロックCK がHレベルになると、NMOSトランジスタQN3及びP MOSトランジスタQP2がオンになり帰還ループが形成 される。いまの場合、データが"1"であって、NMO SトランジスタQN3がオン、PMOSトランジスタQP3 がオフであるから、ノードA-SENは正帰還動作によ りほぼ接地電位まで下がる。

【0035】 読出しデータが"0"であって、メモリト ランジスタが電流引き込みを行わない場合、例えば図9 のサイクル③のデータの場合は、プリセンス回路60a の出力ノードA-SENがHレベル、従ってカレントミ ラー型差動増幅器61aの出力ノードA-OUTはレレ ペルになる。また二つの帰還信号FBP、FBNは共に Lレベルになる。そしてクロックCKがHになると、N MOSトランジスタQN3及びPMOSトランジスタQP2 がオンになり帰還ループが形成されて、ノードA-SE Nは正帰還動作によりほぼ電源電位まで上昇する。

【0036】サイクル②に入ると、クロック信号AがL レベル、トランスファゲートSWAがオフになって、ノ 20 ードA-SENのデータがラッチされた状態になる。同 時にクロックBがHレベルになるから、セレクタ114 のクロックドインパータ63aがオンになって、ラッチ された第1系統のセンスアンプ62aのデータが選択さ れて出力される。そして第1系統のセンスアンプ62a がデータラッチと出力を行っている間、第2系統のセン スアンプ626ではトランスファゲートSWBがオンに なって、サイクル②のデータセンスが行われる。読み出 されたデータはサイクル③に入ってラッチされ、このラ ッチデータはクロックAによりセレクタ114のクロッ 30 クドインパータ63bがオンになって選択されて出力さ れる.

【0037】以下同様にして、第1系統のセンスアンプ 113aがピット線センスを行っている間、第2系統の センスアンプ113bはその前のサイクルのデータをラ ッチしてこれを出力し、第2系統のセンスアンプ113 bがピット線センスを行っている間、第1系統のセンス アンプ113 a はその前のサイクルのデータをラッチし てこれを出力する、という動作が繰り返される。

【0038】従ってこの実施例のデータセンス回路によ 40 ると、2系統のセンスアンプ113a, 113bの時分 割動作によって、出力パッドからのデータ出力の完了を 待たずに次のサイクルのデータ読出しを行うことができ るから、高速化が可能になる。またセンスアンプ113 a, 113bには、最もノイズが乗りやすいノードA-SEN, B-SENをフルスイングさせてデータラッチ する正帰還回路62a,62bを設けており、これによ り優れた耐ノイズ性が得られる。

【0039】図10は、図1の実施例におけるデータセ ンス回路 105 を変形した実施例を示す。この実施例で 50 【0044】サイクル②でセンスアンプ61により読み

は、一つのデータセンス回路105は、一つのセンスア ンプ91と、その出力に入力が共通接続されて時分割動 作する二つのクロック同期式のデータラッチ92a,9 2 bを有する。二つのデータラッチ92a, 92bの出 力はセレクタ93により選択されて出力回路106に導 かれる。

【0040】図11は、図10のデータセンス回路10 5の具体的構成である。センスアンプ91は、ビット線 BLにつながる電流検出型のプリセンス回路60とカレ ントミラー型差動増幅器61とにより構成されている。 これは、図6に示すセンスアンプのなかの正帰還回路部 を除いたもので、従来より用いられているものと変わら ない。カレントミラー型差動増幅器61の出力C/MO UTは、インパータ 16 を介して次のデータラッチ 9 2 a, 92bに供給される。

【0041】第1系統のデータラッチ92aは、クロッ ク信号ACKにより制御されるクロックドCMOS/イン パータ71、及び逆並列接続された通常のCMOSイン パータ72とクロック信号/ACKにより制御されるク ロックドCMOSインパータ73とから構成されてい る。第2系統のデータラッチ92bも同様の構成である が、第2系統のクロックドCMOSインパータ71,7 3は、第1系統のクロック信号ACK、/ACKとはそ れぞれ180°位相の異なるクロック信号BCK、/B CKにより制御される。セレクタ93は、それぞれクロ ック信号B, Aにより制御されて、2系統のデータラッ チ92a, 92bのラッチデータを選択して取り出すク ロックドCMOSインパータ74,75により構成され ている。

【0042】これらの2系統のデータラッチ92a, 9 2 b 及びセレクタ93の構成原理は、先の図4に示した アドレスラッチと同じである。これらに用いるクロック 信号A、ACK、B、BCK及びこれらの反転信号も、 図5に示すクロック生成回路107により得られるもの である。

【0043】この実施例のセンス回路の動作を図12を 用いて説明する。サイクル①のデータ"1"が入ると、 プリセンス回路60に電流が流れてノードSENはLレ ベルに引かれる。これにより差動増幅器61の出力ノー ドC/MOUTはHレベルになる。そして、クロック信 号ACKがHレベルになると、第1系統のデータラッチ 92 a のクロックドインパータ71がオンになって読み 出されたデータがノードAOUTに転送され、次のサイ クル②に入ってクロック信号/ACKがHになることに より、そのデータがラッチされる。そしてこのラッチデ ータは、クロック信号BがHになることによりクロック ドインパータ74を介して出力される。以上のデータラ ッチと出力の間に、センスアンプ61はサイクル②のデ 一夕読み取りを行う。

11

取られたデータは、クロック信号BCKがHレベルになって、第2系統のデータラッチ92bのノードBOUTに転送され、次のサイクル③に入ってクロック信号/BCKがHになることによりラッチされる。このラッチデータは、クロック信号AがHになることによりクロックドインパータ75を介して出力される。以下同様に、センスアンプ61で読み取られるデータは交互にデータラッチ92a,92bに取り込まれ、データをラッチして出力する間に次のデータをセンスするという動作が繰り返される。

【0045】従ってこの実施例によっても、データセンス動作と、データラッチ及び出力の動作が一部オーバーラップした状態で繰り返されることになるため、高速競出しが可能である。また、センスアンプ自体には先の実施例のようなラッチ機能はないが、センスアンプ出力が確定した直後にデータラッチを行うことにより、誤動作は確実に防止することができる。

【0046】なお実施例では、アドレスパッファが2系統のアドレスラッチを持つ場合を説明したが、3系統以上のアドレスラッチを持つようにアドレスパッファを構成することができる。データセンス回路についても同様であり、3系統以上のセンスアンプを設けるか、あるいは一つのセンスアンプに対して3系統以上のデータラッチを設けることもできる。また実施例では専らマスクROMを説明したが、この発明はこれに限られず、PROM, EPROM等の他のROMにも同様に適用することができる。

[0047]

【発明の効果】以上述べたようにこの発明によるROMでは、アドレスパッファ及びデータセンス回路が例えば2系統に分けられて、これらが時分割で動作するようにクロック同期制御がされ、あるクロックサイクルで取り込まれたアドレスにより指定されたデータ読出しを行っている間に、次のアドレスの取り込み動作ができる。従って、実質的にサイクルタイムが短縮されたと等価の高速動作が可能になる。また、アドレスパッファを2系統のクロック同期式アドレスラッチで構成して、一方がアドレス読み込みを行っている間、他方をホールド状態として、ホールド状態にあるアドレスラッチ側からの出力

のみを選択して取り出すことができる。これにより、R OMの耐ノイズ性向上が図られる。

【図面の簡単な説明】


【図1】 この発明の一実施例によるマスクROMのプロック構成を示す。

- 【図2】 同実施例のメモリアレイ構成例を示す。
- 【図3】 同実施例のデータ読出し概略動作を示す。
- 【図4】 同実施例のアドレスパッファの構成例を示す。
- 10 【図5】 同実施例のクロック生成回路の構成例を示す。
 - 【図6】 同実施例のデータセンス回路の構成例を示す。
 - 【図7】 図4のアドレスパッファの動作波形を示す。
 - 【図8】 図4のアドレスパッファのグランドパウンスを考慮した動作波形を示す。
 - 【図9】 図6のデータセンス回路の動作波形を示す。
 - 【図10】 他の実施例のデータセンス回路の構成を示す。
- 20 【図11】 図10のデータセンス回路の具体構成例を示す。
 - 【図12】 図11のデータセンス回路の動作波形を示す。
 - 【図13】 従来のマスクROMの構成を示す。
 - 【図14】 図13のマスクROMのデータ遅延の様子を示す。
 - 【図15】 従来のアドレスラッチの構成例を示す。
 - 【図16】 図15のアドレスラッチのグランドパウンスを考慮した動作波形を示す。
- 0 【図17】 従来のノイズ発生の原理を説明する図である。


【符号の説明】

101…メモリアレイ、102…ロウデコーダ、103 …カラムデコーダ、104…アドレスパッファ、111 a,111b…アドレスラッチ、112…セレクタ、1 05…データセンス回路、113a,113b…センス アンプ、114…セレクタ、106…出力回路、107 …クロック生成回路。


[図13]





[図15]





FH 008946











FH 008949